


(54) MOUNTING STRUCTURE FOR SEMICONDUCTOR DEVICE


(11) 62-8534 (A) (43) 16.1.1987 (19) JP (21) Appl. No. 60-147403 (22) 4.7.1985 (71) SEIKO EPSON CORP (72) MASAHIRO TSUKAHARA

(51, Int. Cl4. H01L21/60

PURPOSE: To substantially decrease the mounting area, by mounting another semiconductor device on the upper face of the semiconductor device.

CONSTITUTION: A semiconductor 2 is mounted on the top face of a semiconductor 1 mounted on a board 3. An electrode of the semiconductor 1 is connected to a pattern 4 through wires. The electrode of the semiconductor 1 is connected to the electrode of the semiconductor 2 through wires 5. According to this construction, the area occupied by the mounting can be substantially decreased.





19 日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62 - 8534

⑤Int Cl.⁴

識別記号

厅内整理番号

每公開 昭和62年(1987)1月16日

H 01 L 21/60

6732-5F

審査請求 未請求 発明の数 1 (全3頁)

母発明の名称 半導体実装構造

②特 顧 昭60-147403

会出 願 昭60(1985)7月4日

②発明者 塚原 正、宏

塩尻市大字塩尻町390番地 塩尻工業株式会社内

②出 願 人 セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

②代理人 弁理士最上 務

明 細 曹

1. 発明の名称

半導体実装構造

2.特許請求の範囲

(1) 半導体上面に他の半導体を複数にダイポンドすることを特徴とする半導体実装。

(2) ポード上にダイボンドされた半導体の電極部と半導体上面にダイボンドされた半導体の電極部をワイヤーボンド法によりワイヤー磁により導通させることを特徴とする特許請求の範囲第1項記載の半導体実装構造。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体の実装に関し、電子機器に利用される可能性が大きい。

〔発明の嫉要〕

本機明は半導体実装分野において半導体上面に

他の半導体を実装することにより平面スペースの 縮少化を図ったものである。

〔従来の技術〕

従来の半導体実装は第2図で示すようにポード 3の上面に複数の半導体1.2をダイポンドし半 導体間の導通をとる手段としてポード3上のパタ ーンをかいしてワイヤーポンディング法により実 施していた。

〔 発明が解決しようとする問題点及び目的 〕

しかし、前述の従来技術ではボード上に平面的 に半導体をダイボンドするため実装面積が広く必 要とするとする。そこで本発明はこのような問題 点を解決するもので、その目的とするところは牛 導体上に半導体を実装することにより、実装面積 の箱少化を実現する、実装構造を提供するもので ある。

〔間樫点を解決するための手段 〕

本発明の奥装は選ばポード上にダイポンドした 半導体上に他の半導体をダイポンドをし、両半導 体電極をワイヤーポンディング法により契託し導

特開昭 62-8534 (2)

通をえることを特徴とする。

(寒瓶例)

第1図(a)は本発明の実施例における実装断 面図であって1はポードに実装された半導体であ る。2は半導体1の上面に実装された半導体であ る。3はポード、4はポード上面に配譲されたパ ォーンである。 5 はワイヤーポンディング後の記 蔽されたワイヤー線である。 7 は半導体を保護す るための保護材である。第1工程としてポード3 の上面に接着材もを造布する。第2工程として半 進体1をポードるにダイポンドする。第3工程と して半球体1の上面の半導体2をダイボンドする 位置と接着材もを塗布する。第4工程として半導 体1の上面に半導体2をダイポンドする。接着材 6を硬化後、第5工程としてワイヤーポンディン が法により半導体 1 の 電極部とパターン 4 をワイ ヤー線りにより導通させる。第6工程として第5 工程と同様に半導体1の電極部と半導体2の電極 節をワイヤー線 5 により導通させる。第7工程と して保護材フを半導体がみえないように塗布し硬 化させる。第1図(4)は本発明の実装平面図である。説明については第1図(4)の平面図と同様であるため説明は省く。

第2図(α)は従来の実装断面図であり、第2 図(δ)は実装平面図である。第1工程としてポート3に接着材6を塗布する、第2工程として半導体1及び半導体2をダイポンドする、第3工程としてワイヤーポンディング法によりワイヤー線5により半導体1、半導体2とパターン4を導通させる。第4工程として保護材7を半導体1、半

(発明の効果)

以上述べたように発明によれば半導体上面に他の半導体を実装することにより実装面積を大巾に 縮少することが出来る。

4.図面の簡単な説明

第1図(α)は本発明の実装構造を示す断面図である。第1図(Δ)は本発明の平面図である。 第2図(α)は従来の実装構造を示す断面図であ

る。第2図(り)は従来の平面図である。

1 … … 半導体

2 -- -- 半導体


5 -- m - F

• > - >


5 … … ワイヤー級

7 … … 经糖材


D1




実装断面図 第1図(a)



実装平面図 第1図(b)



從来,奧萊斯面図 第2図(4)



従来の奥装平面図 第2図(b)